滅哈哈，想了多半年的時(shí)間，終于明白多核編程的實(shí)質(zhì)了～!@#$%^&*(

blake326

mark yixia...

pitonas

這兩句話，不勝感性~

mordorwww

滅個(gè)鬼 啊
木有擼主你想的辣么復(fù)雜

CPU1 和CPU2各自用內(nèi)存屏障保證各自的先后順序
對(duì)于共享的內(nèi)存單元，CPU2看到的CPU1的指令執(zhí)行結(jié)果的先后順序還是由CPU1的內(nèi)存屏障保證的，和CPU2自己的內(nèi)存屏障鬼的關(guān)系，如果CPU2的內(nèi)存屏障把順序反過(guò)來(lái)，你CPU1也管不了


和cache其實(shí)木有關(guān)系，要是CPU木有cache，一樣的結(jié)果
cache多了個(gè)同步而已

塑料袋

mordorwww 發(fā)表于 2015-08-21 22:38
滅個(gè)鬼 啊
木有擼主你想的辣么復(fù)雜

NO。

如果：真的只和CPU1的屏障有關(guān)系，而和CPU2的屏障無(wú)關(guān)系。
辣么：程序中只需要wmb()這個(gè)宏，而完全不需要定義rmb()。

mordorwww

塑料袋 發(fā)表于 2015-08-24 17:44
NO。

如果：真的只和CPU1的屏障有關(guān)系，而和CPU2的屏障無(wú)關(guān)系。

不是下面這個(gè)摸？
CPU1看到a、b更新的先后順序不是完全由CPU0決定的么？


cpu0
a = 1;
wmb();
b = 2;

cpu1
讀 b;
rmb();
讀 a;
通過(guò)內(nèi)存屏障能夠保證cpu1假設(shè)讀取到了b=2,那么cpu1讀取的a肯定等于1。

塑料袋

mordorwww 發(fā)表于 2015-08-24 18:21
不是下面這個(gè)摸？
CPU1看到a、b更新的先后順序不是完全由CPU0決定的么？

所以說(shuō)，不是完全由CPU0決定的。

如果CPU0完全決定，那么CPU1何必還需要rmb()?

mordorwww

塑料袋 發(fā)表于 2015-08-24 18:46
所以說(shuō)，不是完全由CPU0決定的。

如果CPU0完全決定，那么CPU1何必還需要rmb()?

你我還是一個(gè)意思吧

CPU0 讓 a=1先， b=2后，這個(gè)結(jié)果對(duì)外生效的先后次序是由CPU0確定的，和CPU1木有關(guān)系
CPU1先讀A還是先讀B，還是無(wú)所謂，那結(jié)果還是有不同， 但是這個(gè)結(jié)果是CPU1的， 是CPU1自己的邏輯決定的，不影響上一句話描述的結(jié)果