滅哈哈，想了多半年的時間，終于明白多核編程的實質(zhì)了～!@#$%^&*(

asuka2001

仔細(xì)思考了下，不知以下理解是否正確，還請LZ指點：

1. CPU內(nèi)部指令的亂序執(zhí)行:
        1). reorder buffer中指令的出入都是順序的,在這里看來其實CPU的指令執(zhí)行是順序執(zhí)行的(出一條指令就可以入一條指令)
        2). reservation station中指令執(zhí)行是亂序的,但是其范圍僅在reorder buffer中所保存的指令范圍內(nèi)
        3). 總的來說,亂序執(zhí)行只是小范圍內(nèi)在亂序執(zhí)行:假設(shè)reorder buffer中頂部指令A(yù)卡住,那么不可能A一直不執(zhí)行而其他指令無限制的執(zhí)行下去,因為A卡住就造成reorder buffer中無法繼續(xù)進(jìn)入指令,那么最多把除A的指令全部執(zhí)行完.

2. LZ最開始提到的2句話和mbr()等的作用,是不是也有這么個意思,在某個范圍內(nèi)是可以亂序的(比如mrb()之間的范圍內(nèi)),但是就整體來看其實還是順序的?

craneflyfly

圍觀一下吧

塑料袋

仔細(xì)思考了下，不知以下理解是否正確，還請LZ指點：

1. CPU內(nèi)部指令的亂序執(zhí)行:
        1). reorder b ...
asuka2001 發(fā)表于 2011-09-14 13:43

    1沒錯。
  
   而且進(jìn)一步說，之所以有reorder buffer，reservation station等設(shè)計，主要是考慮到發(fā)生中斷，異常，或者branch predictor預(yù)測錯誤時，可以roll back。

   比如說發(fā)生了個缺頁異常，此時必須要回復(fù)到一個順序的狀態(tài)，然后才能跳轉(zhuǎn)到缺頁異常的處理中去。這時就可以利用reorder buffer等。

   因為reorder buffer中的各個指令是順序出的，即順序的把寄存器的值提交給register file，也要順序的把讀寫內(nèi)存的操作告訴load / store unit。

   所以只要把reorder buffer及reservation station里邊的內(nèi)容做廢掉，就恢復(fù)到了順序的狀態(tài)。





  不過，load / store unit雖然順序收到讀寫內(nèi)存的操作，但是真正讀寫起來，并不是順序的，甚至不需要收到讀請求，就可能預(yù)讀。

  load / store unit涉及到諸多方面，進(jìn)一步的討論主要出現(xiàn)在內(nèi)存一致性模型相關(guān)的文檔中。

  1樓那兩個結(jié)論，是順序一致性模型下，load / store unit的原則；但是weak order, relax order等，他們都出自最基本的順序一致性模型，如果真正懂順序，那么亂序模型就很簡單。

  不過順序其實并不那么好懂，遠(yuǎn)比看起來復(fù)雜得多，是最難邁出去的一步。

黑白黃綠

呵呵，這樣地

vincentff7

貌似很高深！

smalloc

回復(fù) 1# 塑料袋


    ARM多核和多處理器方面的應(yīng)該看哪些手冊?

huxk

太高深了。大濕

blake326

回復(fù) 43# 塑料袋


    lz 是83年幾月幾號�。�
我有一種強烈的直覺共鳴

wait_rabbit

袋神出手就不凡啊。

就這些玩意兒，一直似懂非懂的。這種大坑，怎么也得啃個一年半載的吧，不敢跳。{:3_188:}