多線程編程cache同步

tianlijian

當(dāng)一個(gè)線程更改內(nèi)存數(shù)據(jù)時(shí)，另外一個(gè)線程，是否能立即看到？

梅川內(nèi)依酷

回復(fù) 1# tianlijian


    是的，進(jìn)程是資源分配最小單位。

liuiang

單CPU中可以，多核中不行~~~~~~

另外，鎖可以保證多核的同步，不用鎖的話，蝦米~~~~~

liuiang

另外，補(bǔ)充，這跟cache關(guān)系還真不大，cache之間的同步已經(jīng)由硬件保證了。

koolcoy

回復(fù) 3# liuiang

誰(shuí)告訴你的
   

linux_c_py_php

要是看不到， 我覺得大家可以不用編程了。。。

csumck

有兩種情況會(huì)出現(xiàn)不一至：
一種是多線程同時(shí)讀寫同一個(gè)內(nèi)存地址，由于寫操作不是原子的，讀寫順序很難保證，有可能讀到臟數(shù)據(jù)，這種通過加鎖解決。
另一種是多核CPU每個(gè)核有獨(dú)享的cache時(shí)，一個(gè)核寫了數(shù)據(jù)，另外一個(gè)核讀數(shù)據(jù)時(shí)直接從自己的cache里讀取了臟數(shù)據(jù)，這種通過momery barrier解決。

tianlijian

csumck 發(fā)表于 2013-01-04 16:36
有兩種情況會(huì)出現(xiàn)不一至：
一種是多線程同時(shí)讀寫同一個(gè)內(nèi)存地址，由于寫操作不是原子的，讀寫順序很難保證 ...

對(duì)于第二種情況，cpu應(yīng)該在硬件級(jí)別，保證多個(gè)cache之間的數(shù)據(jù)一致吧。

safedead

tianlijian 發(fā)表于 2013-01-05 13:11
對(duì)于第二種情況，cpu應(yīng)該在硬件級(jí)別，保證多個(gè)cache之間的數(shù)據(jù)一致吧。

這個(gè)不能假設(shè)
特別是碰上DEC Alpha的時(shí)候
NUMA架構(gòu)則明確不保證內(nèi)存一致(有內(nèi)存一致的指令，需要程序員手動(dòng)往程序里添加)

egmkang

需要用memory barrier