arm中mov r0, r0的作用是？

azzurris

回復(fù)  azzurris




ARM流水線關(guān)鍵技術(shù)分析與代碼優(yōu)化
時(shí)間： 2009-03-30 10:15:21 來源：單片機(jī)與嵌 ...
fei1700 發(fā)表于 2011-07-26 13:33

    非常感謝，我先看看

azzurris

好像你理解有誤吧，采用五級(jí)流水的就是哈佛結(jié)構(gòu)，比如arm9。包括你提供的資料里面寫的也是：arm9系列則采用了五級(jí)流水的哈佛結(jié)構(gòu)。不是馮諾依曼結(jié)構(gòu)。
你說的2.1節(jié)，應(yīng)該描述的是3級(jí)流水的arm7.

關(guān)于arm9的五級(jí)流水線哈佛結(jié)構(gòu)，這里有個(gè)簡單介紹http://infocenter.arm.com/help/t ... i0022a/DVI0022A.pdf

fei1700

好像你理解有誤吧，采用五級(jí)流水的就是哈佛結(jié)構(gòu)，比如arm9。包括你提供的資料里面寫的也是：arm9系列則采用 ...
azzurris 發(fā)表于 2011-07-26 15:53

謝謝你，是理解錯(cuò)了

我有看到一個(gè)專門寫pipeline harzards 第15-31頁有專門說到幾種harzards及LDR interlock。
[PDF] ARM Processor Architecture

http://www.google.com.hk/url?sa=t&source=web&cd=4&ved=0CDUQFjAD&url=http%3A%2F%2Ftwins.ee.nctu.edu.tw%2Fcourses%2Fsoclab_04%2Fhandout_pdf%2F03_ARM_Processor_Architecture.pdf&rct=j&q=arm%205-stage%20pipeline%20hazards&ei=8ckuTovWK63ymAWWmfhF&usg=AFQjCNETBVkQ9BZW-L6iVTJ1r2xXNvPi4A&cad=rja
---------------------------
Pipeline Hazards
  There are situations, called hazards, that prevent the next
  instruction in the instruction stream from being executing
  during its designated clock cycle. Hazards reduce the
  performance from the ideal speedup gained by pipelining.
  There are three classes of hazards:
   – Structural Hazards
       • They arise from resource conflicts when the hardware cannot support all
         possible combinations of instructions in simultaneous overlapped
         execution.
   – Data Hazards
       • They arise when an instruction depends on the result of a previous
         instruction in a way that is exposed by the overlapping of instructions in
         the pipeline.
   – Control Hazards
       • They arise from the pipelining of branches and other instructions that
         change the PC



后來又看到那個(gè)文后面的3.1節(jié)描述了，也貼一下
http://www.21ic.com/app/embed/200903/34441_2.htm

3．1 五級(jí)流水線互鎖分析
    五級(jí)流水線只存在一種互鎖，即寄存器沖突。讀寄存器是在譯碼階段，寫寄存器是在回寫階段。如果當(dāng)前指令(A)的目的操作數(shù)寄存器和下一條指令(B)的源操作數(shù)寄存器一致，B指令就需要等A回寫之后才能譯碼。這就是五級(jí)流水線中的寄存器沖突。如圖6所示，LDR指令寫R9是在回寫階段，而MOV中需要用到的R9正是LDR在回寫階段將會(huì)重新寫入的寄存器值，MOV譯碼需要等待，直到LDR指令的寄存器回寫操作完成。(注：現(xiàn)在處理器設(shè)計(jì)中，可以通過寄存器旁路技術(shù)對(duì)流水線進(jìn)行優(yōu)化，解決流水線的寄存器沖突問題。)

    雖然流水線互鎖會(huì)增加代碼執(zhí)行時(shí)間，但是為初期的設(shè)計(jì)者提供了巨大的方便，可以不必考慮使用的寄存器會(huì)不會(huì)造成沖突；而且編譯器以及匯編程序員可以通過重新設(shè)計(jì)代碼的順序或者其他方法來減少互鎖的數(shù)量。另外分支指令和中斷的發(fā)生仍然會(huì)阻斷五級(jí)流水線。

azzurris

謝謝你，是理解錯(cuò)了

我有看到一個(gè)專門寫pipeline harzards 第15-31頁有專門說到幾種harzards及LDR i ...
fei1700 發(fā)表于 2011-07-26 22:27

    你找資料的能力真強(qiáng)啊，我就沒找到。還能介紹一些有關(guān)arm結(jié)構(gòu)的不錯(cuò)的資料嗎。

Cloudprogram

回復(fù) 12# xzko

ARM7TDMI-SData Sheet

ARM7DI Data Sheet

R15 not in list and S bit set (User bank transfer)

For both LDM and STM instructions, the User bank registers aretransferred rather than theregister bank corresponding to the current mode. This is useful for saving theuser state on process switches.Base write-back should not be used when this mechanism is employed.

When the instruction is LDM, care must be taken not to read from abanked register during thefollowing cycle (inserting a dummy instruction such as MOV R0, R0 after the LDM will ensure safety).

官方手冊 說明ldm 操作用戶模式寄存器的時(shí)候后面要注意不要訪問寄存器，一般加nop語句。

arm體系結(jié)構(gòu)與編程

P99頁

LDM(2)用戶模式的批量內(nèi)存字?jǐn)?shù)據(jù)讀取指令

指令的使用

在本指令的后面不能緊跟訪問備份寄存器(bankedregisters)的指令，最好跟一條NOP指令。

在用戶模式和系統(tǒng)模式下使用本指令會(huì)產(chǎn)生不可預(yù)知的結(jié)果。